高性能LS-DSP的逻辑设计与低功耗设计  

The Design of Logic and Low Power for LS-DSP

作　　者：车德亮[1] 周国昌[2] 李伟[1] 赵宁[1] 沈绪榜[1] 

机构地区：[1]西安微电子技术研究所,陕西西安710054 [2]西北工业大学计算机学院,陕西西安710072

出　　处：《微电子学与计算机》2006年第1期15-20,24,共7页Microelectronics & Computer

摘　　要：LS-DSP是面向数据密集型和控制密集型处理应用的需要,而开发的高性能数字信号处理器。本文主要介绍LS-DSP内有特点的逻辑设计技和低功耗设计技术。LS-DSP采用0.18ΜMCMOS工艺制造,集成度为1000万器件,芯片面积5×5MM2,主频为120MHZ,典型应用的平均动态功耗为325.084MW。LS-DSP is designed for data and control denseness process application. This paper describes the design technology of logic and low power in LS-DSP. It is fabricated in a 0.18urn COMS process, it has 10 million device ,the area is 5×5mm^2, and the operation frequency can reach 120MHz, the average dynamic power dissipation of typical application is 325.084mw.

关 键 词：数据路径 ALU 乘法器 地址产生器 总线低功耗 海明距离 

分 类 号：TP368.1[自动化与计算机技术—计算机系统结构]