Reed-Solomon编译码器的设计与FPGA实现  

Design and FPGA Implementation of Reed-Solomon Encoder and Decoder

作　　者：戴小红[1] 潘志文[1] 

机构地区：[1]东南大学移动通信国家重点实验室,江苏南京210096

出　　处：《现代电子技术》2006年第3期119-121,124,共4页Modern Electronics Technique

摘　　要：RS(Reed-Solomon)码是一类重要的线性分组码,具有很强的纠错能力,被广泛地应用于各种现代通信系统中。译码器采用修正的欧几里德算法(MEA),并在实现中使用一种新的伽罗华域乘法器,从而降低RS码编译码硬件实现的复杂度。并利用VerilogHDL语言实现了RS(255,249)码的编译码器各个模块的功能。Being an important linear block, the RS code,which has very strong capability of correcting random and burst errors,is widely used in various modern communication systems. This paper presents a RS decoder using Modified Euclidean Algorithm（MEA）, and a new finite- field multiplier,which reduces the chip complexity of RS encoder and decoder,and discusses the design procedure of each blocks of （255,249） encoder and decoder in details.

关 键 词：Reed—Solomon编译码 ME算法 FPGA VERILOG语言 

分 类 号：TN919.3[电子电信—通信与信息系统]