基于FPGA的数字化正交解调接收机最优设计  

Optimization Design of Digital Quadrature Demodulation Receiver Based on FPGA

作　　者：邱兆坤[1] 马云[1] 王伟[1] 陈曾平[1] 

机构地区：[1]国防科技大学ATR国家重点实验室,长沙410073

出　　处：《电子与信息学报》2006年第1期41-44,共4页Journal of Electronics & Information Technology

摘　　要：结合抽取滤波器的多项滤波结构,在一定条件下,推导出了一种含抽取正交解调接收机最优结构设计方法。 在FPGA乘法器资源相同的条件下,采用最优结构设计的接收机内部FIR滤波器阶数比直接实现形式高了近4倍。 最后给出了设计实例。Under certain conditions, combining the polyphase filtering structure of decimation filter, optimum design method of quadrature demodulation receiver, which owns decimation structure. With the put forward an same number of multipliers in FPGA, the order of FIR filter in receiver with above optimum structure is nearly 4 times than it implemented in direct way. Finally the design instance is given.

关 键 词：正交解调 FPGA 多项滤波 

分 类 号：TN957.5[电子电信—信号与信息处理] TN911.72[电子电信—信息与通信工程]