入侵检测系统中高速字符串匹配协处理的实现方法  

A Methodology of Efficient Pattern-matching Co-processor for IDS

作　　者：张克农[1] 陆佳华[1] 常羽飞[1] 

机构地区：[1]西安交通大学电气工程学院,陕西西安710049

出　　处：《微电子学与计算机》2006年第4期35-38,共4页Microelectronics & Computer

基　　金：国家863计划项目(2001AA140213);XILINX2004年大学计划项目

摘　　要：字符串匹配的速率逐渐成为制约入侵检测系统性能的瓶颈。文章介绍了一种高速字符串匹配协处理的方法,主机把待匹配数据通过PCI总线送至用FPGA实现的高速字符串匹配单元,所得的匹配结果再经过PCI上报至主机,其中基于分布式CAM的高速字符串匹配单元由字符比较器、匹配延迟链、字符串组合电路以及编码器等组成。实验结果证明本文采用的方法能满足千兆网络的应用要求。Pattern-matching speed becomes a bottleneck in the Intrusion Detection System （IDS）. An efficient patternmatching co-processor methodology was introduced in this paper; host computer sends the coming data to the patternmatching unit using FPGA by PCI bus, then, matching results are sent back to host through PCI bus again. The efficient CAM-based pattern-matching unit is composed of characters-eomparator, matching-delay, string-integration and encoder. The implementation results proved that the methodology can keep up with the Gigabits network.

关 键 词：入侵检测 字符串匹配 CAM FPGA 

分 类 号：TP393.08[自动化与计算机技术—计算机应用技术]