SoC芯片中关键路径的优化方法研究  

The Optimization of Critical Path in Synthesis of SoC

作　　者：李黎[1] 付宇卓[1] 汪宁[1] 

机构地区：[1]上海交通大学微电子学院,上海200030

出　　处：《微电子学与计算机》2006年第4期141-145,共5页Microelectronics & Computer

摘　　要：文章对SoC系统综合时关键路径的处理方法进行了研究,从多路器电路、状态机电路以及算术单元电路三个角度,分析各种实现方式的利弊,提出了在满足系统性能的要求下进行代码设计优化的指导原则和方法,并且用DesignCompiler进行综合并分析其结果。This paper studies the optimization of the critical path in SoC synthesis. The author presents different implementation methods for multiplexer circuit, state machine circuit and arithmetic logic unit circuit, analyzes the benefits and shortages and discusses how to optimize the RTL design to meet the performance requirement of the system, The timing and area results are also analyzed by Design Compiler.

关 键 词：SOC 综合 RTL优化 关键路径 

分 类 号：TN402[电子电信—微电子学与固体电子学]