基于WishBone总线Cache数据一致性方案  

Research and Design of Cache Coherence Scheme Based on WishBone Bus

作　　者：夏宏[1] 任捷[1] 

机构地区：[1]华北电力大学计算机系,北京102206

出　　处：《计算机工程与应用》2006年第9期93-95,110,共4页Computer Engineering and Applications

基　　金：国家863高技术研究发展计划资助项目(编号:863-304-6-6)

摘　　要：Cache数据一致性问题是多处理器系统中必须解决的一个难点。作者在开发LX-1164安全微处理器过程中对WishBone总线标准以及MOESI协议进行了深入研究,提出了一种基于WishBone总线的Cache数据一致性设计方案,对WishBone总线标准进行了扩充,实现了对MOESI协议支持。本设计采用SMIC公司的0.18um工艺标准单元库,经仿真测试在400MHz主频下达到设计要求。The cache coherence is very important in microprocessor,the author have deeply researched the which extends the WishBone standard and achieves 0.18urn technique cell of SMIC corporation,it gets the a multi-processor system.In the exploitation of LX-1164 secure WishBone and MOESI protocol,and then put forward a scheme, MOESI protocol,to solve the cache coherence.The scheme uses goal on the frequency of 400MHz.

关 键 词：WISHBONE Cache数据一致性 MOESI 

分 类 号：TP33[自动化与计算机技术—计算机系统结构]