一种在格状编码调制中对卷积码译码的新技术  

作　　者：余洋（译） 刘海东（译） 李爱萍（校） 

机构地区：[1]空军95879部队翻译 [2]空军95879部队高工 [3]空六所副研究员

出　　处：《通信与计算技术》2006年第1期42-54,共13页

摘　　要：本文提出了一种用超大规模集成电路（VLSI）实现卷积码编译码器的新技术。该技术旨在降低硬件的复杂性，提高用雏特比算法对卷积码译码的吞吐量。为简化译码算法和减少计算量，需预先计算出卷积码的分支度量距离，并存储于距离查寻表（DLUT）中。由于在执行维特比算法时分支度量距离是由DLUT得到，因而完成该算法时无需任何硬件计算电路。此外，以网格图为基础，为产生译码输出还建立了输出查寻表（OLUT），该表可减少算法中的存储量。查寻表的使用降低了硬件的复杂性，提高了译码器的吞吐量。通过使用提出的这种技术，已设计出一个2维（2-D）和4维（4-D）的16态、4基数格状鳊码调制（TCM）编译码器，在经过数学仿真后已用FPGA（现场可缡程门阵列）和ASIC（专用集成电路）实现。用0．18μmCMOS工艺，ASIC的核心面积为1．1mm^2，译码速度在500Mbps以上。实现结果表明，查找表（LUT）的使用降低了硬件要求，增加了译码速度。设计的编译码器可作为集成到片上系统的一个IP核使用。该技术还可被进一步开发用于turbo码的译码。

关 键 词：TCM 查找袁(LUT) 维特比译码 ASIC VLSI 

分 类 号：TN911.22[电子电信—通信与信息系统] TN912.3[电子电信—信息与通信工程]