两路STM-1开销和支路净荷处理的设计实现  

Dual STM-1 Overhead and TUPP Design and Implementation

作　　者：王小港[1] 郭亮[1] 王江艳[1] 冯根宝[1] 

机构地区：[1]上海贝尔阿尔卡特股份有限公司公共能力中心,上海201206

出　　处：《微电子学与计算机》2006年第5期86-88,共3页Microelectronics & Computer

摘　　要：利用低成本的FPGA实现两路STM-1开销和TU3/TU12支路净荷处理,同时利用FPGA内嵌的PLL产生155m线路时钟和77M参考时钟,以满足系统对时序的要求。设计支持19m和77m两种Telecombus总线接口,支持TU3/TU12或混合模式的净荷处理。Design and implement Dual STM-1 section overhead and high order path overhead processor and TU3/TU12 payload processor by using cost-effective FPGA. Utilize the FPGA embedded PLLs to generate 155M line clock and TUPP 77M reference clock, to meet system interface timing requirement. 19m and 77m Telecom bus interface are supported, TU3/TU12 or mixed payloads can be processed.

关 键 词：同步数字体系 STM-1 开销处理 支路净荷处理 可编程门阵列 

分 类 号：TN4[电子电信—微电子学与固体电子学]