序列译码在FPGA上的实现  

作　　者：乔哲 

出　　处：《电信技术研究》2006年第4期39-42,共4页Research on telecommunication technology

摘　　要：本文介绍了序列译码器的FPGA实现方法及结构，分析了在工程实践中应注意的问题，对译码器的性能测试进行了比较说明。结果表明，其译码速度与Viterbi译码相当，所消耗的硬件资源大大低于Viterbi译码器，具有很好的工程应用性。

关 键 词：系统卷积码 序列译码 FPGA 

分 类 号：TP312[自动化与计算机技术—计算机软件与理论] TP911.2[自动化与计算机技术—计算机科学与技术]