基于DBIST的IP核可测试设计实现  

DFT for IP Cores Based on Deterministic-BIST

作　　者：徐新民[1] 王倩[2] 尚丽娜[2] 洪波[2] 

机构地区：[1]浙江大学超大规模集成电路设计所,杭州310027 [2]浙江大学电子电路与信息系统研究所,杭州310027

出　　处：《科技通报》2006年第3期405-409,共5页Bulletin of Science and Technology

基　　金：国家基金重点项目(90207001)

摘　　要：分析了全扫描和逻辑内置自测试这两种方法在芯片可测试设计应用中的利弊,并简要介绍了结合两者优点的DBIST方法和实现该方法的SynopsysSoCBIST工具。通过与全扫描产生结果的对比,指出了对IP核做可测试设计用DBIST方法所具备的测试时间短、测试文件小、测试覆盖率高、可做全速测试及易于在SoC系统中测试等显著优点。Analyze the pros and cons of Full-Scan and Logic BIST in chip DFF application. Introduce the attributes of a method named DBIST and its corresponding EDA tool, Synopsys SoCBIST. As compared with the results generated by Full-Scan, paper points out that DBIST has some overwhelming advantages such as short test time, small test vector file, high test coverage, at-speed supporting and feasibility in SoC testing.

关 键 词：测试技术 全扫描 逻辑内建自测试 确定性内建自测试 SoCBIST 重置位 

分 类 号：TN407[电子电信—微电子学与固体电子学]