C频段频率合成器设计  

Design of C-band Frequency Synthesizers

作　　者：邓贤进[1] 李家胤[2] 张健[1] 

机构地区：[1]中国工程物理研究院电子工程研究所,四川绵阳621900 [2]电子科技大学,成都610054

出　　处：《电讯技术》2006年第3期20-23,共4页Telecommunication Engineering

基　　金："十五"国防预先研究基金项目(4210109-3)

摘　　要：DDS与PLL的组合方式通常有两种,PLL内插DDS和DDS激励PLL的组合方式。本文充分利用了这两种方式的优点,实现了一种能完全覆盖C频段的宽带低相位噪声频率合成源设计。首先在理论分析的基础上给出了设计方案,然后对其可行性进行了论证,最后用实验结果证明了该方案的正确性。DDS - Generated Frequency Offset and DDS - Driven PLL are the usual combination modes of DDS and PLL. A scheme of wide - band low phase noise frequency source for C band is presented by making the best of the advantages of the two modes. The design scheme is given on the basis of theoretic analysis. Then its feasibility is argued. Finally, the experimental result proves the rationality of this method.

关 键 词：DDS PLL 频率合成 设计 

分 类 号：TN74[电子电信—电路与系统]