并行离散事件模拟系统容错功能设计  

Design on Fault Tolerance of Parallel Discrete Event Simulation System

作　　者：王岩[1] 吴悦[1] 杨洪斌[1] 

机构地区：[1]上海大学计算机工程与科学学院,上海200072

出　　处：《计算机应用研究》2006年第8期69-71,共3页Application Research of Computers

基　　金：上海应用材料研究发展基金资助项目(0215)

摘　　要：基于时间偏差的并行离散事件模拟是提高模拟速度的有效手段,其通用系统实现结构是分布式逻辑进程模拟结构。提出了在并行离散事件模拟系统中实现容错功能的基本框架,并针对系统本身特点对容错框架各个方面的实现方案给予描述。Parallel discrete event simulation based on TW is an effect method to improve the speed of simulation, it＇ s common imnlementation structure is distributed logic process structure. This paper come up a fault tolerance framework within the parallel discrete event simulation system and give the implementation plan description of this framework.

关 键 词：并行离散事件模拟 TIME WARP 分布式逻辑进程模拟结构 容错 

分 类 号：TP391.9[自动化与计算机技术—计算机应用技术]