SDH中E1/VC-4异步映射复用的设计及FPGA实现  

作　　者：赵雷[1] 华熹曦[1] 许新新[1] 李惠军[1] 

机构地区：[1]山东大学信息科学与工程学院,济南250100

出　　处：《光通信技术》2006年第8期44-46,共3页Optical Communication Technology

摘　　要：分析了SDH中E1支路信号异步映射复用进VC-4的过程,并据此完成了E1/VC-4异步映射与复用电路的设计与实现,对电路中各个功能模块的设计原理进行了详细分析,重点讨论了时钟/使能信号产生电路的设计和确定缓冲存储器容量的算法。最后本设计在ALTERA公司的EP1C6T144C8器件上进行了验证。

关 键 词：SDH 异步映射 异步FIF0 时分复用 

分 类 号：TN929.1[电子电信—通信与信息系统]