CMOS　PLA自动版图设计系统  

CMOS PLA Automatic layout Design System

作　　者：胡建萍[1] 董晨皓[1] 朱彭遐 严晓浪[1] 

机构地区：[1]杭州电子工业学院

出　　处：《微电子学与计算机》1996年第3期26-30,共5页Microelectronics & Computer

摘　　要：ＰＬＡ自动版图设计系统可以使设计者快速地得到宏单元，从电路盒物理版图的细节中解放出来。由于ＰＬＡ较低的设计费用和可编程的特点，设计系统对于实现电路中的控制部分十分有效。ＰＬＡ自动版图设计系统在国内首次实现了ＰＬＡ由逻辑输入到版图生成的自动设计，最后的结果以ＥＤＩＦ格式输出，并转入数据库，以便版图编辑器、逻辑模拟器等工具进行操作。PLA automatic layout design system has made de-signer gain macro-cell guickly and conveniently. The design system is efficient for controlling parts of cir-cuit design becase PLA have low design costs and programmable characteristics. PLA autonatIc layout design system first implemented PLA autometic design from logic input to layout generation. The final resul is EDIF format to database.This result is convenient for layout editor,Iogic simulator,tools,etc.

关 键 词：PLA 自动版图设计 设计系统 VLSI 

分 类 号：TN470.2[电子电信—微电子学与固体电子学]