一种新型FPGA逻辑单元结构的装箱工具  

Packing Tool for a New FPGA Logic Structure

作　　者：汪宇[1] 王伶俐[1] 童家榕[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203

出　　处：《复旦学报（自然科学版）》2006年第4期529-532,共4页Journal of Fudan University：Natural Science

基　　金：国家"八六三"计划资助项目(2005AA1Z1230);上海应用材料科技合作共同计划资助项目(AM0406)

摘　　要：结合实际电路中各输出具有输入共享的特点,提出了一种新型逻辑单元结构及其装箱(packing)工具.该工具充分利用新型FPGA逻辑单元的层次化特征,减少实现电路所需的逻辑单元的个数.实验表明,新型逻辑单元结构及其装箱工具可减少12%的基本逻辑单元使用个数.A new FPGA logic structure and CLB packing tool are investigated based on the input-sharing features of real circuits. The packing tool uses the hierarchical characteristic of the new FPGA logic structure to reduce the number of CLBs. Experimental results show that the structure and its packing tool can reduce the number of LC by 12%.

关 键 词：半导体技术 可配置逻辑块 基本逻辑单元 输入端共享 装箱 

分 类 号：TN402[电子电信—微电子学与固体电子学]