通用的FPGA逻辑单元映射工具  

A Universal Logic Cell Mapping Tool for FPGA

作　　者：倪刚[1] 童家榕[1] 来金梅[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203

出　　处：《复旦学报（自然科学版）》2006年第4期533-537,541,共6页Journal of Fudan University：Natural Science

基　　金：国家自然科学基金资助项目(60076014);上海应用材料科技合作共同计划资助项目(AM0406)

摘　　要：提出了基于图模式匹配的逻辑单元映射的新颖思想,开发了针对不同结构的逻辑单元都能适用的映射工具FDUMap.实验中应用FDUMap将测试电路映射到不同的逻辑单元中,该工具比起现有的几种专用的逻辑单元映射工具,有更好的通用性.A novel idea of logic cell mapping based on graph pattern-matching is proposed, and a universal logic cell mapping tool, FDUMap, is developed. Experiments show that FDUMap tool can successfully map the benchmarks to logic cells of different structures. Compared with some existing specific logic cell mapping tools, FDUMap has better universality.

关 键 词：逻辑单元映射 工艺映射 图模式匹配 现场可编程门阵列 

分 类 号：TN402[电子电信—微电子学与固体电子学]