PowerPC 60x总线的存储器控制器的设计与实现  

Design and Implementation of a Memory Controller for PowerPC 60x Bus

作　　者：王连国[1] 陈小敏[1] 张健[1] 

机构地区：[1]中国科学院空间科学与应用研究中心

出　　处：《微计算机信息》2006年第10Z期79-81,267,共4页Control & Automation

基　　金：中国科学院知识创新基金资助项目(KGCX-JG-07)

摘　　要：文章介绍了PowerPC60x处理器的总线接口和操作,详细阐述了60x总线存储器控制器在CPLD上的设计与实现过程。此存储器控制器可提供60x总线与多种类型的SRAM的接口,及与FLASH和I/O的接口,已在嵌入式系统的设计中得到了应用和验证。The PowerPC 60x microprocessors＇ bus interface and its operation are introduced in the paper. Details of the 60x bus memory controller＇s design and implementation based on CPLD are described. This memory controller can provide interfaces to several types of SRAM, FLASH and I/O. It has been applied and verified in a embedded system.

关 键 词：POWERPC 60x总线 存储器控制器 复杂可编程逻辑器件 嵌入式系统 

分 类 号：TP368[自动化与计算机技术—计算机系统结构]