IO排布对H．264芯片电源网格的优化  

H.264 Chip Power Grid Optimization by IO Cell Placement

作　　者：侯立刚[1] 李茉[1] 谢通[1] 吴武臣[1] 

机构地区：[1]北京工业大学集成电路与系统实验室,北京100022

出　　处：《北京工业大学学报》2006年第10期865-869,共5页Journal of Beijing University of Technology

摘　　要：为了优化H．264视频解码芯片电源网格的设计,提出了10单元自动排布算法IOAP,同时完成了相关软件的开发和应用实验．实验结果表明,H．264芯片电源网格得到有效优化,同时布线总长度优化7．22％,布线时间减少16．57％,整个芯片的性能和设计收敛性得到提高。To optimize the power grid design of a H. 264 video decoder chip, the authors put forward the novel algorithm on an auto I/O cell placement （IOAP）. The corresponding software is developed, and the experiment is done. The result of H. 264 video decoder chip is obvious, and 7.22 % of the total length and 16.57 % of the routing time is saved. The whole chip＇s performance and design convergence has been improved.

关 键 词：供电 自动排布 电子设计自动化(EDA) 

分 类 号：TN47[电子电信—微电子学与固体电子学]