一种用于高速锁相环的零死区鉴频鉴相器  

A Phase Frequency Detector without Dead Zone for High Speed PLL

作　　者：屈强[1] 曾烈光[1] 

机构地区：[1]北京清华大学电子工程系微波与数字通信国家重点试验室,100084

出　　处：《微计算机信息》2006年第12Z期235-237,共3页Control & Automation

摘　　要：本文探讨鉴频鉴相器(PFD)设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构,在保证死区为零的前提下,兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路(CDR)、高速频率合成器等对速度和抖动性能有很高要求的电路。We discuss the reasons producing dead zone in PFD-design. And propose a new phase frequency detector with zero dead zone.The PFD bases on the structure without feedback access and has no dead zone. The PFD is designed by giving attention to either power dissipation or speed performance. The PFD is adapted to the circuits having strict demand in jitter performance, such as high speed clock and data recovery, frequency synthesizer and so on.

关 键 词：锁相环 鉴频鉴相器 死区 抖动 

分 类 号：TN7[电子电信—电路与系统]