嵌入式RISC处理器体系结构并行技术的研究  

Research on Parallel Technologies of RISC Architecture

作　　者：周亦敏[1] 魏洪兴[2] 

机构地区：[1]上海理工大学计算机工程学院,上海200093 [2]北京航空航天大学机器人研究所,北京100083

出　　处：《计算机科学》2007年第1期262-263,277,共3页Computer Science

基　　金：国家863高技术研究发展计划资助(批准号:2005AA420070);上海市教委2005科技发展基金(批准号:05EZ48)

摘　　要：本文通过对目前国内外主流嵌入式处理器体系结构创新与发展的研究,着重从处理器体系结构中RISC规则的突破、数据处理、多线程、多核处理器的构成等多种并行技术的应用,对提高系统运行效率和降低运行功耗,作了较为全面的分析,同时研究了这些并行机制的实现技术。研究表明,嵌入式处理器结构中并行技术的应用,是应对目前嵌入式应用高性能、低功耗挑战的有效方法。Based on the research on the innovation and development of the current popular embedded processor architecture, this article focuse on the application of several parallel technologies such as the advancement of RISK2 architecture, data processing, multiple-threads and the structure of Multiprocessor, systematically analyzes how to improve the system effectiveness and decrease the power dissipation for RISK2 architecture and discussed the implementing methods of the above parallel mechanisms. The result of the research indicates that applicationof parallel technologies is an effective way to deal with the challenge of high performance and low power dissipation for current embedded system.

关 键 词：嵌入式处理器 体系结构 RISC 并行技术 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]