CPLD芯片抗高g值冲击性能分析  

ANALYSIS OF ANTI-MULTI-G-SHOCK CAPABILITY OF A CPLD CHIP

作　　者：徐鹏[1] 祖静[1] 李乐[1] 

机构地区：[1]中北大学仪器科学与动态测试教育部重点实验室,太原030051

出　　处：《振动与冲击》2007年第1期148-150,共3页Journal of Vibration and Shock

基　　金：武器装备预研基金项目(51847040104HT1401)

摘　　要：利用Hopk inson杆对弹载加速度存储测试仪器电路模块常用的CPLD芯片,在未用环氧树脂胶灌封和不同方向(沿平行和垂直与冲击方向)灌封状态下进行了抗高g值冲击性能实验研究。结果表明:CPLD芯片具有很高的抗冲击性能,并且与冲击方向无关。在目前弹体侵彻各种目标时的加速度幅值范围内,CPLD芯片不会失效。The Hopkinson bar is employed to perform a test about anti-multi-g-shock capability of a complex programmable logic device(CPLD) used in circuit modules of on-board memory testing equipment of a projectile.The CPLD is no-potted and potted with epoxy resin along vertical or parallel direction to the shock.The result shows that its anti-multi-g-shock capability is high,and it is independent upon the shock direction.At last,the CPLD will not be failure within the corresponding acceleration amplitude range when the projectile penetrates all kinds of targets.

关 键 词：CPLD芯片 加速度 冲击 

分 类 号：TN430.6[电子电信—微电子学与固体电子学]