采用FPGA IP实现DDR的读写控制的设计与验证  

Design and Verify DDR Controller Based on FPGA IP

作　　者：李鹏刚 陆俊宇 胡旭东[2] 

机构地区：[1]上海晏阳科技公司 [2]浙江理工大学

出　　处：《电子产品世界》2007年第2期92-94,共3页Electronic Engineering & Product World

摘　　要：本文采用LatticeXP系列FPGA结合IP解决DDR RAM的读写控制。并且在硬件上面进行了实际测试。

关 键 词：嵌入式系统 DDR RAM FPGA IP LattcieXP 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]