基于Verilog语言的数字交叉连接矩阵设计  

Design and simulation of digital cross-connect matrix with verilog HDL

作　　者：华熹曦[1] 赵雷[1] 许新新[1] 王琳[1] 李惠军[1] 

机构地区：[1]山东大学孟堯微电子研发中心,济南250100

出　　处：《计算机工程与应用》2007年第4期82-84,共3页Computer Engineering and Applications

摘　　要：通过改进传统数字交叉连接矩阵的单元结构,详细介绍了基于Verilog语言的SDXC矩阵设计的一种新方法。此矩阵可实现2条STM-1输入信号中任意等级支路之间的无阻塞时隙交换。文章着重阐述了交叉连接矩阵实时、自适应交换功能的原理及实现方法,并给出了系统的功能仿真波形图。The paper realizes the design of SDXC matrix with Verilog HDL based on a improved unit architecture.The SDXC matrix can implement non-blocking cross-connect of any grade STM-1 input signal.This paper emphasizes the principle and implementation of its real-time,adaptive function.At the end of the article,we can see the SDXC system simulation figures.

关 键 词：VERILOG语言 数字交叉连接 同步数字体系 现场可编程门阵列 

分 类 号：TN914.332[电子电信—通信与信息系统]