流水线ADC低功耗结构研究  

Research on the Low Power Dissipation of Pipeline ADC

作　　者：李博[1] 李哲英[2] 

机构地区：[1]北京交通大学电子信息工程学院,北京100044 [2]北京联合大学信息学院,北京100101

出　　处：《半导体技术》2007年第2期162-166,共5页Semiconductor Technology

摘　　要：介绍了一种50 MHz,10位,5V流水线模数转换器的设计。为实现低功耗设计目标,将比较器和OTA作为主要优化对象,采用改进的动态比较结构和套筒式余量放大器(OTA)分别实现上述功能。本设计在0．5μm CMOS工艺下实现,工作在50 MHz条件下功耗为190 mW。A low power 10 bit/50 MHz pipeline ADC was designed. The improved dynamic comparator and telescopic OTA were adopted to achieve the design specification, and the main improvements for realizing low power dissipation. The design implemented with 0.5 μm CMOS technology which achieved a power dissipation of 190 mW at 50 MHz sampling rate.

关 键 词：模数转换器 低功耗 流水线 套筒式余量放大器 动态比较器 

分 类 号：TN43[电子电信—微电子学与固体电子学]