基于连续校验和的模拟检错电路硬件开销的优化  

Optimization of Hardware Overhead in Continuous Checksum-Based Analog Error Detection Circuit

作　　者：周应权[1] 闵应骅[1] 

机构地区：[1]香港理工大学电子工程系,中科院计算所CAD室

出　　处：《电子学报》1997年第2期45-49,共5页Acta Electronica Sinica

基　　金：国家自然科学基金;香港理工大学研究基金

摘　　要：基于连续校验和的模拟电路并发检错与纠错技术，可以用来设计具有容错能力的模拟电路．然而，检错电路的硬件开销在实际应用中是一个不能忽略的问题．本文对此进行了研究．提出了优化硬件开销的第一个算法．在不改变功能电路的前提下，该算法不仅能减少检错电路中无源元件的数目，而且还能减少有源元件的个数．通过对算法进行分析，证明了此算法的可行性和有效性．本文还提出了有关全非零解的概念及其存在性判别条件，作为该算法的理论基础。This paper addresses the hardware overhead issue in the continuous checksumbased technique to design fault-tolerant linear analog circuits,and proposes the first optimization algorithm for hardware overhead in the error detection circuit of the checker. Without changing the original circuit,the proposed algorithm can not only reduce the number of passive elements,but also the number of analog operators so that the error detection circuitry in the checker has optimal hardware overhead. The algorithm is proved to be feasible and effective.

关 键 词：容错 自校验 故障检测 模拟电路 

分 类 号：TN710[电子电信—电路与系统] TP277[自动化与计算机技术—检测技术与自动化装置]