一种可重构的高速流水线乘法器  

A re-configurable,high speed pipeline multiplier

作　　者：田心宇[1] 张小林[1] 姚英[2] 

机构地区：[1]西北工业大学第365研究所,陕西西安710069 [2]西安邮电学院电信系,陕西西安710121

出　　处：《电路与系统学报》2007年第3期33-36,共4页Journal of Circuits and Systems

摘　　要：本文针对在语音、视频等信号处理中出现的变速率信号处理,提出了一种新型的高速高效可重构流水线乘法器电路,并在0.25μm工艺条件下对电路进行了仿真。该电路通过控制流水级数处理变速信号,可有效地节约电路资源约34%,同时可保证频率达1.8GHz的高运算速度。This paper brings forward a new high speed and efficiency re-configurable pipeline multiplier, on the alterable velocity signal process of sound and video. The circuit is simulated under 0.25μm CMOS process. The circuit avoids the resource waste of 34 percent for the alterable velocity signal process and remains the high speed of 1.8GHz by controling the pipeline number.

关 键 词：可重构 高速 乘法器 流水线 

分 类 号：TN929.5[电子电信—通信与信息系统]