用D触发器构成的同步时序逻辑电路设计新方法  

A New Designing Method of Synchronous Sequential Logic Circuits in D Flap-flop

作　　者：宋效先[1] 王小平[2] 

机构地区：[1]河北北方学院医学信息与管理系,河北张家口075000 [2]东北大学秦皇岛分校计算机工程系,河北秦皇岛066004

出　　处：《河北北方学院学报（自然科学版）》2007年第2期13-16,共4页Journal of Hebei North University:Natural Science Edition

摘　　要：提出一种针对用D触发器构成同步时序逻辑电路的设计新方法,该方法可以直接从时序电路的状态转换图(STD)上获得D触发器的驱动方程,从而可以快速、准确地设计同步时序逻辑电路.A new designing method of synchronous sequential logic circuits in D flip-flop is proposed. This method is that excitation equation for D flip-flop is obtained directly from the state transition diagrams of sequential logic circuits, so the synchronous sequectial logic circuit is designed to a nicety.

关 键 词：D触发器 同步时序逻辑电路 状态转换图 

分 类 号：TP331.1[自动化与计算机技术—计算机系统结构]