实现FPGA回读功能的可重构系统设计  

Design of Reconfigurable System with FPGA Readback Function

作　　者：周盛雨[1] 孙辉先[1] 陈晓敏[1] 安军社[1] 张健[1] 

机构地区：[1]中国科学院空间科学与应用研究中心

出　　处：《计算机工程》2007年第12期270-271,274,共3页Computer Engineering

摘　　要：Xilinx Virtex系列FPGA具有配置逻辑可重构、配置数据可回读的特点,该文设计了基于Virtex FPGA的一种可重构系统。FPGA采用SelectMAP配置方式,在CPU和CPLD控制下实现了配置数据加载和回读的功能。给出了系统配置FPGA和回读其配置数据的流程及相应的波形图。As FPGA is reconfigurable in logic and can be readback in data, this paper designs a reconfigurable system based on Xilinx VirtexTM FPGA. CPU and CPLD are used to configure FPGA which selects a SelectMAP configuration mode and readback configuration data in it. The paper introduces the process of the system to implement the configuration and readback function. Part of the results are shown in wave charts.

关 键 词：可重构 FPGA SelectMAP CPLD 回读 VIRTEX 

分 类 号：TP303[自动化与计算机技术—计算机系统结构]