并行处理系统的一致性机制研究  

作　　者：孙昱东[1] 孙强南[2] 

机构地区：[1]上海交通大学 [2]北京信息工程学院

出　　处：《计算机工程与应用》1997年第6期29-31,共3页Computer Engineering and Applications

摘　　要：Ｃａｃｈｅ一致性机制是并行处理系统研究中的一项重要课题。对由大量处理机构成的并行处理系统而言，一致性机制应具备良好的可缩放性，能够在不同规模的多处理机系统中都能表现出较高的性能。本文对６种典型实施方案进行了模拟，分析其在并行处理系统中的适用性。

关 键 词：并行处理系统 一致性机制 模拟 CACHE 

分 类 号：TP338.602[自动化与计算机技术—计算机系统结构]