时钟电路的电磁兼容性设计  

EMC Design of Clock Circuit

作　　者：彭德强[1] 

机构地区：[1]船舶重工集团公司723所,扬州225001

出　　处：《舰船电子对抗》2007年第3期84-85,88,共3页Shipboard Electronic Countermeasure

摘　　要：对时钟电路设计中的3个主要问题:阻抗、传输延迟以及容性负载分别进行了阐述、分析与计算,得出了能够改善时钟电路电磁兼容性(EMC)的设计方法,并通过实践得以证实。This paper describes, analyses and caculates the three main problems, impedance, transmission delay and capacity load in the clock circuit design,obtains the design methods to improve the electronmagnetic compatibility（EMC） of clock circuit,and confirms it through the practice.

关 键 词：时钟电路 波阻抗 传输时延 印制线 

分 类 号：TN03[电子电信—物理电子学]