基于改进最小和算法的LDPC解码器的优化  

Optimized LDPC decoder based on modified min-sum algorithm

作　　者：戴剑臻[1] 韩泽耀 

机构地区：[1]上海交通大学微电子学院,上海200030

出　　处：《信息技术》2007年第5期81-83,共3页Information Technology

摘　　要：对一种基于改进最小和算法的LDPC解码器做了优化,分析了由于量化引起的误差在解码过程中的变化过程,给出了优化后解码器的一种硬件结构。并在一个码长为504,码率为1/2的低密度奇偶校验码上,对优化前、后两种结构进行了分析和仿真,证明新结构与旧结构相比,在相同误比特率下所需信噪比节省约0.05dB,相同信噪比下成功解码所需平均迭代次数减少约3%。In this paper, a modified min- sum algorithm based LDPC decoder is optimized. It analyzes the variation of quantization error during the decoding process and proposes architecture of the optimized decoder. The simulations on a length 504, rate 1/2 LDPC code show that when compared with the old architecture the optimized one can save about 0.05dB of SNR under the same BER rate and about 3% of average successful decoding iterations under the same SNR rate.

关 键 词：低密度奇偶校验码 改进最小和算法 量化 硬件结构 

分 类 号：TN911[电子电信—通信与信息系统]