基于H.264帧间预测解码的研究及高效VLSI实现  

作　　者：杨海池[1] 宋锐[1] 吴成柯[1] 冯晓茹[1] 

机构地区：[1]西安电子科技大学ISN国家重点实验室,陕西西安710071

出　　处：《电子技术应用》2007年第7期39-42,共4页Application of Electronic Technique

基　　金：国家自然科学基金资助项目(60372043);重点实验室基金资助项目(51434050105DZ0101)

摘　　要：在深入研究H.264帧间预测技术的基础上,采用三级流水线实现帧间预测解码的VLSI设计,并详细介绍了基于宏块分割的变块自适应循环控制单元,针对存储器的读写问题提出了一种交织存取方式,针对分像素插值提出了一种基于H.264标准的插值运算电路。通过仿真及在H.264解码器中的实际应用和测试,证明该设计工作稳定,能够满足H.264标准基本框架下4CIF格式图片30fps(帧/秒)实时解码的要求。

关 键 词：帧间预测 VLSI设计 变块大小自适应 交织存取 插值运算 

分 类 号：TN919.81[电子电信—通信与信息系统]