一种基于FPGA精确位同步的设计与实现  

The Design and Implementation of Bit Synchronization Based on FPGA

作　　者：伍建辉[1] 

机构地区：[1]西安电子工程研究所,陕西西安710100

出　　处：《科技情报开发与经济》2007年第17期207-208,共2页Sci-Tech Information Development & Economy

摘　　要：详细介绍了如何在FPGA中利用VHDL语言实现数字锁相环,以便从位流数据中恢复出位时钟,以保证数据的正确解调。This paper discusses how to implement a lead lag DPLL （LL-DPLL） in VHDL with a FPGA to recover bit clock from received bit-stream data,which will ensure the data demodulation correctly.

关 键 词：DPLL 位同步 数字环路滤波器 数控振荡器 

分 类 号：TN713[电子电信—电路与系统]