方块DCT硬件算法结构研究及其ISE实现  

Research on block DCT hardware structure and its ISE implementation

作　　者：张荣芬[1] 田治金[1] 杨鲁平[1] 刘宇红[1] 

机构地区：[1]贵州大学电子科学与信息技术学院,贵阳550025

出　　处：《信息技术》2007年第7期8-11,共4页Information Technology

基　　金：省教育厅高校科研专项基金(黔教科2005203)

摘　　要：在阐述DCT(离散余弦变换)在图像/视频压缩中变换编码算法原理的基础上,重点研究了方块DCT(8×8点二维DCT)易于VHDL实现的适合的硬件算法结构,并在Xilinx公司的ISE 7.1i平台上实现了算法设计与功能仿真。Rased on DCT transformation coding theory in picture/video compression,this paper mainly introduces the block, DCT （8 × 8 points 2D - DCT） arithmetic and its proper hardware structure,and accomplishes its VHDL design and function simulation on Xilinx ISE 7. li finally.

关 键 词：图像/视频压缩 变换编码 方块DCT硬件结构 

分 类 号：TN919.81[电子电信—通信与信息系统]