FPGA密码芯片差分功耗分析仿真研究  

Research of simulation DPA for FPGA cryptographic chips

作　　者：丁国良[1] 赵强[1] 禇杰[1] 邓高明[1] 

机构地区：[1]军械工程学院计算机工程系,石家庄050003

出　　处：《计算机工程与应用》2007年第22期103-105,共3页Computer Engineering and Applications

基　　金：国家自然科学基金(the National Natural Science Foundation of China under Grant No.60571037)。

摘　　要：在分析FPGA组成结构特点的基础上,根据FPGA功耗产生的机理,提出了一种FPGA功耗模型。针对DES加密的DPA,实现了DPA仿真平台,并利用该模型和仿真平台验证了FPGA实现DES加密算法对DPA攻击的脆弱性。Through analyzing architectural features of FPGA,a power consumption model of FPGA on the basis of the mechanism for power consumption is put forward.A DPA simulation platform is realized for DPA to DES.The model and platform validate the vulnerability of the realization of DES with FPGA for DPA attacks.

关 键 词：旁路攻击 功耗泄漏模型 差分功耗分析 FPGA 

分 类 号：TN309.7[电子电信—物理电子学]