基于FPGA的时域数字脉冲压缩处理器的设计  

Design of time domain digital pulse compression processor based on FPGA

作　　者：王小哲[1] 秦轶炜 潘雨[1] 

机构地区：[1]空军工程大学导弹学院,陕西三原713800 [2]上海电子通讯设备研究所,上海200082

出　　处：《电子技术应用》2007年第8期52-54,共3页Application of Electronic Technique

摘　　要：一种基于FPGA的适用于中小压缩比情况的时域数字脉冲压缩处理器的实现方案。该处理器具有使用灵活、便于功能扩展、成本低的特点,已用于某雷达信号处理机中,性能稳定。A design of domain digital pulse compression processor with small or middle compression ratio is presented in this paper. Such the processor has been put into service and showed stable performance.

关 键 词：脉冲压缩 自适应FIR滤波器 现场可编程逻辑门阵列 

分 类 号：TN957.51[电子电信—信号与信息处理]