距离-速度同步拖引干扰的数字实现方法  

A digital implementing method for range-velocity simultaneous pull-off

作　　者：刘勇[1] 刘忠[1] 傅其祥[1] 肖顺平[1] 

机构地区：[1]国防科技大学电子科学与工程学院,湖南长沙410073

出　　处：《航天电子对抗》2007年第1期46-49,共4页Aerospace Electronic Warfare

摘　　要：距离-速度同步拖引干扰是对抗PD雷达的有效方法。讨论基于正交双通道DRFM的距离-速度同步拖引干扰的数字实现方法,设计了一种干扰控制器的FPGA实现方案,并给出两个核心模块(延时模块、移频模块)的具体设计。最后给出了仿真分析结果。Range-velocity simultaneous pull-off is one of effective measures for countering PD radars. A digital implementing method of this countermeasure is presented,based on two-orthogonal-channel DRFM,and an implementing scheme of jamming controller is described using FPGA. The specific design for two kernel modules （time-delay module and frequency-shift module） is presented. Finally,the results of simulation are outlined.

关 键 词：PD雷达 数字射频存储器 同步拖引 步进实现 

分 类 号：TN972[电子电信—信号与信息处理] TN974[电子电信—信息与通信工程]