一种通用嵌入式SRAMIP编译器的设计  

Flexible Embedded SRAM IP Compiler

作　　者：徐翌[1] 高志强[1] 贺祥庆[1] 

机构地区：[1]清华大学微电子学研究所,北京100084

出　　处：《微电子学》2007年第4期595-598,602,共5页Microelectronics

基　　金：国家高技术研究发展计划资助项目--超大规模集成电路设计专项(2002AA1Z1150);北京市科技计划资助项目(D0305004040221)

摘　　要：静态随机存储器(SRAM)编译器是一种能够根据用户不同需求,产生相应的SRAM IP核的硅编译器。提出了一种高性能、通用SRAM编译器的设计方法。这种编译器的思想是设计一种物理模块描述语言,根据描述,完成模块的拼接。这种方法使编译器软件本身与物理模块无关,因此可适用于不同的制造工艺。实验结果表明,这种编译器在支持大容量可编译范围的情况下,可以生成相对高性能的SRAM IP。A high performance and flexible SRAM compiler was proposed, in which block assembly techniques with uniform physical data syntax were used. This encapsulates the compiler from low level module information. Hence it is self-adaptive to migration of technology nodes. Experimental results show that this compiler can generate a wide capacity range of SRAM＇s with relatively high performance.

关 键 词：SRAM IP模型 编译器 通用性 

分 类 号：TP333.5[自动化与计算机技术—计算机系统结构]