无线传感器网络SOC芯片的低功耗设计  

A low-power design of Wireless Sensor Network soc chip

作　　者：苏志雄[1] 郭慧晶[1] 吴一亮[1] 周剑扬[1] 

机构地区：[1]厦门大学电子工程系,361005

出　　处：《微计算机信息》2007年第02Z期133-134,9,共3页Control & Automation

基　　金：福建省重点科技计划项目(2005H041)

摘　　要：该文提出了一种无线传感器网络节点的SOC解决方案,介绍SOC设计的要点及VLSI低功耗设计的特点,在此基础上,着重分析了无线传感网络节点的体系结构,并从系统级,结构级,RTL级及物理设计几个方面阐述了无线传感网络节点芯片的低功耗设计。整个设计在FPGA上通过验证,并且完成了芯片的物理设计。The paper come up with a Soc chip solution for Wireless sensor network., and introduce the basic concept of Soc design and lower power design. And more, It analyzes the structure of Wireless Sensor Network node , and discusses the low power design of WSN node chip in the perspective of System level, structure level, RTL level and physical level o The whole design is verified on FPGA, and physical design is completed.

关 键 词：低功耗 SOC 无线传感器网络 

分 类 号：TN492[电子电信—微电子学与固体电子学]