专用指令分组密码微处理器体系结构研究  

Architecture of Block Ciphers Processor Based on Specific Instruction-Set Research

作　　者：于学荣[1] 刘元锋[1] 戴紫彬[1] 

机构地区：[1]信息工程大学电子技术学院,郑州450004

出　　处：《微计算机信息》2007年第03X期84-85,99,共3页Control & Automation

基　　金：公安部金盾工程资助项目(编号不公开)

摘　　要：本文以分组密码算法为研究对象,结合微处理器体系结构的特点,研究能够高效灵活实现多种分组密码算法的处理器体系结构。论文通过分析现有分组密码算法结构特点,从实现方式的灵活性和高性能角度出发,提出了一种基于专用指令集的分组密码微处理器的设计思路,并给出了分组密码微处理器的运算单元设计方案及整体系统架构。Based on existing block ciphers and combined with characteristic of processor architecture, this paper has a research on high performance processor architecture for block cipher algorithms. Through analyzing the flexibility and speed of existing implemen- tation methods, a block ciphers processor architecture is presented, and also an optimum method of the operation unit design is given.

关 键 词：分组密码 专用指令集密码微处理器 流水线 超标量体系结构 指令级并行 

分 类 号：TP332[自动化与计算机技术—计算机系统结构]