符合DTMB标准的非规则码LDPC解码器VLSI设计  

VLSI design of an irregular LDPC decoder in DTMB

作　　者：陈赟[1] 曾晓洋[1] 林一帆[1] 向波[1] 邓运松[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海201203

出　　处：《通信学报》2007年第8期61-66,共6页Journal on Communications

基　　金：上海市经委资助项目--中国标准数字电视地面传输芯片~~

摘　　要：在完全符合数字电视地面传输中国国家标准(DTMB)的芯片系统中,实现了一个码长为7 493bit,同时支持3种码率(0.4,0.6,0.8)的非规则LDPC码解码器。在该设计中,使用了一种新的存储器调用的控制策略,在只比单码率最多增加不到5%的存储器的情况下,实现了3种码率存储器的复用。在最大迭代次数为15次的情况下,可以达到150Mbit/s的高吞吐率,而在DTMB中所需的50Mbit/s数据率要求下,迭代次数可高达45次。还给出了FPGA的综合报告和基于SMIC 0.13μm CMOS工艺下的解码器版图。An irregular LDPC decoder with a code length of 7 493 bits for DTMB system was implemented based on SMIC 0.13μm CMOS process. A new method to control memories was proposed, which can reuse memories for three different code rates only by increasing 5% memory usage. The throughput of the LDPC decoder is up to 150Mbit/s with the max iterative number of 15. While keeping the throughout of 50Mbit/s, its max iterative number can reach 45, The FPGA synthesis reports and the decoder layout in SMIC 0.13μm CMOS technology are given.

关 键 词：数字电视 VLSI LDPC 非规则码 

分 类 号：TN911[电子电信—通信与信息系统]