一种高频低功耗ECL逻辑到CMOS逻辑转换电路  

A High-frequency and Low-power ECL Logic to CMOS Logic Convert Circuit

作　　者：王进军[1] 闫晓莺[2] 杨峰[3] 史永胜[1] 

机构地区：[1]陕西科技大学电气与信息工程学院,陕西西安710021 [2]西安石油大学计算机学院,陕西西安710065 [3]西安工业大学计算机学院,陕西西安710032

出　　处：《山西大学学报（自然科学版）》2007年第3期357-360,共4页Journal of Shanxi University(Natural Science Edition)

基　　金：2005年西安-美国应用材料创新基金<低功耗NOC的核心技术研究>(ZX05097-XA-AM-200514)

摘　　要：采用NPN、PNP两种类型的双极晶体管以及反馈技术,设计了一种高频、低功耗ECL到CMOS逻辑的转换电路.HSPICE模拟结果表明:电路最高工作频率可以达到2.5 GHz,转换延迟不超过120 ps,功耗小于15 mW.Using two kinds of transistor NPN,PNP, and feed back technology,a high-frequency and lowpower ECL logic to CMOS logic convert circuit was designed. The results from the HSPICE indicate that the highest frequency can be up to 2.5 GHz,the delay time of convert does not exceed 120 ps,and the power dissipation is less than 15 mW.

关 键 词：ECL CMOS 转换延迟 功耗 

分 类 号：O45[理学—无线电物理]