用于SOC系统的逐次逼近型ADC设计  

Design and Realization of a Successive Approximation ADC in SOC System

作　　者：龙善丽[1] 殷勤[1] 吴建辉[1] 王沛[1] 

机构地区：[1]东南大学国家专用集成电路系统工程技术研究中心,南京210096

出　　处：《固体电子学研究与进展》2007年第3期380-385,共6页Research & Progress of SSE

摘　　要：设计了一个基于SOC系统的触摸屏逐次逼近型结构的10 bit 2Msps模数转换器(ADC)。高精度比较器和Bootstrap开关应用于设计电路中,提高了芯片速度和降低了功耗。芯片采用SMIC0.18μm 1P6M CMOS工艺流片,版图面积为0.25mm2,2MHz工作时平均功耗为3.1mW。输入频率320kHz时,信噪比(SNR)为56dB,ENOB为9.05bit,无杂散动态范围(SFDR)为66.56dB,微分非线性(DNL)为0.8LSB,积分非线性(INL)为1.4LSB。A 10 bit 2Msps successive approximation ADC in SOC system is described. A High accurate comparator and bootstrap-switch is implemented in the ADC to pursue high speed and low power consumption. This circuit is realized with SMIC 0.18 μm 1P6M CMOS process and occupies 0.25 mm^2. It consumes 3.1 mW when operating at 2 MHz. SNR is 56 dB and the SFDR is 66.56 dB when the chip samples 320 kHz sinusoid wave.

关 键 词：嵌入式系统 触摸屏 逐次逼近 比较器 有效精度 

分 类 号：TN405[电子电信—微电子学与固体电子学]