DVB-S2系统的LDPC编码并行实现方法研究  

Study of Parallel Implementation Method in LDPC Coding

作　　者：马琦[1] 陈曾平[1] 

机构地区：[1]国防科技大学电子科学与工程学院ATR实验室,湖南长沙410073

出　　处：《电视技术》2007年第11期68-69,71,共3页Video Engineering

基　　金：总装国防创新基金项目

摘　　要：提出了一种基于FPGA的DVB-S2系统中LDPC编码算法的硬件实现技术。试验表明,该算法支持编码规范中各种码率,具备高比特率输入信号的编码能力,且所需资源少,有较高的性价比。A new hardware implementation of LDPC coding arithmetic in DVB-S2 system based on FPGA is introduced. The test indicates that the algorithm supports various code rates in coding criterion, has coding ability of inputting signal with high bit rate, needs less resources and has good cost effectiveness.

关 键 词：下一代数字视频广播 低密度校验码 可编程门阵列 

分 类 号：TN919.81[电子电信—通信与信息系统]