基于FPGA的LD-CELP编解码器设计  

作　　者：王明江[1] 刘倩[2] 

机构地区：[1]哈尔滨工业大学深圳研究生院 [2]哈尔滨理工大学应用科学与技术学院

出　　处：《电子技术（上海）》2007年第9期60-62,共3页Electronic Technology

摘　　要：LD-CELP可以全面满足16Kbps算法的性能要求,已被广泛应用在会议电视系统、IP电话等领域。基于此规范,采用Verilog HDL硬件描述语言完成RTL级设计,所有编解码结构都由Verilog实现的DSP engine完成,并对最佳码书序号进行了压缩处理,解决了最佳码书序号的比特浪费问题。FPGA实现采用Xilinx公司的XC3S1000芯片。验证结果表明,系统功能完全正确,符合协议要求。

关 键 词：LD-CELP 编解码 ASIC 

分 类 号：TN912.3[电子电信—通信与信息系统]