一种改进的2D-DCT的FPGA实现  

A new implementation of 2D-DCT based on FPGA

作　　者：邓慧萍[1] 张正炳[1] 贾冬顺[1] 

机构地区：[1]湖北长江大学电子信息学院,荊州434023

出　　处：《微计算机信息》2007年第35期214-215,213,共3页Control & Automation

基　　金：湖北省高等学校优秀中青年科技创新团队计划项目(鄂教科2004-7-4)

摘　　要：DCT是图像处理和视频压缩中很重要的一部分,在JPEG、MPEG、H.26X标准中广泛运用。2D-DCT的FPGA实现广泛采用行列分解法,把8×8的2D-DCT变换分解为两个1D-DCT来做,其中1D-DCT的运算量集中在加法器和乘法器上。本方案将加法器和乘法器数量减少到最小,节省了硬件资源,其中乘法器采用移位求和的方法实现,并结合流水线操作,提高运算速度。实验表明只需要一个1D-DCT模块就可实现2D-DCT变换。Discrete Cosine Transform（DCT） plays an important role in image and video compression, it has been widely used in JPEG, MPEG, H.26X, Hardware implementation of 2D-DCT uses row-column decomposition algorithm in this paper, which is the whole architecture of 8×8 2D-DCT is divided into two 1D-DCT. This proposal requires the least adder and multiplier, also multiplier is replaced by shift-sum, and combined with pipe line to reduce hardware resources and improve process speed. The result indicate that 2D-DCT only need one 1D-DCT module.

关 键 词：现场可编程门阵列 二维离散余弦变换 视频压缩 

分 类 号：TP202[自动化与计算机技术—检测技术与自动化装置]