一种50 MHz采样速率CMOS采样/保持电路  

A CMOS high performance 50MS/s sample/hold circuit

作　　者：李铁[1] 郭立[1] 白雪飞[1] 

机构地区：[1]中国科学技术大学电子科学与技术系,合肥230027

出　　处：《中国科学院研究生院学报》2007年第6期788-793,共6页Journal of the Graduate School of the Chinese Academy of Sciences

基　　金：国家自然科学基金资助项目(60606005)

摘　　要：介绍了一种高性能CMOS采样/保持电路,在0.35μm工艺、3.3V电源和18mW功耗下,实现了50MHz采样频率,输入直到奈奎斯特频率仍能达到10位精度的要求.电路采用全差分结构、底极板采样、栅压自举开关技术、增益自举的折叠共源共栅跨导核心运算放大器和钳制共模电平的电平控制放大器.A high performance CMOS sample/hold circuit is presented, which achieves the precision Nyquist band in 50MHz sampling frequency at 3.3V supply. This circuit uses full differential circuits sampling,bootstrap circuits and a high performance gain-boost operational amplifier. Simulation in 0 process shows the circuit consumes 18mW of power. of 10bit over , bottom-plate 35~m CMOS

关 键 词：A/D转换器 CMOS 采样/保持 栅压自举开关 增益自举运算放大器 

分 类 号：TN432[电子电信—微电子学与固体电子学]