网络处理器中协处理器设计方法研究及实现  

Design and Implementation of the Coprocessor in Network Processors

作　　者：张晓明[1] 王勇军[1] 张民选[1] 

机构地区：[1]国防科技大学计算机学院,湖南长沙410073

出　　处：《计算机工程与科学》2007年第3期80-83,共4页Computer Engineering & Science

基　　金：国家973计划资助项目(2003CB314802);国家863计划资助项目(2003AA115130)

摘　　要：随着深亚微米工艺的迅速发展,现代网络处理器芯片广泛采用MPSoC体系结构实现。针对网络处理器中协处理器的特点,本文研究了其设计方法,提出了三种多个处理单元间的协处理器共享机制,而后在基于NiosⅡ软核的网络处理器中实现了多种协处理器结构,以支持不同的设计需求。With the fast development of deep sub-micron process,the implementation of modern network processors has been based on the MPSoC（Multi-processor System on Chip） architecture.This paper analyzes the characteristics and design methodology of the coprocessor in network processors,and three shared schemes of coprocessors among processor elements are presented.Then several types of coprocessors are implemented in the network processor based on the NiosⅡ soft-core processors to support various design requirements.

关 键 词：网络处理器 NiosⅡ 协处理器 

分 类 号：TP393[自动化与计算机技术—计算机应用技术]