一种宽输入范围CMOS模拟乘法器的优化设计  

Optimized Design of a CMOS Analog Multiplier with Wide Input Range

作　　者：戴瀚斌[1] 张玉明[1] 张义门[1] 郭辉[1] 

机构地区：[1]西安电子科技大学微电子学院教育部宽禁带半导体重点实验室,陕西西安710071

出　　处：《现代电子技术》2008年第1期140-143,共4页Modern Electronics Technique

基　　金：国家自然科学基金资助项目(60376001);教育部重点项目(106150)

摘　　要：设计了一种基于CMOS工艺设计的宽输入范围的Gilbert单元乘法器。通过在乘法器的输入端加入有源衰减器和电位平移电路,增大了乘法器的输入范围(±4 V)。该乘法器采用TSMC 0.35μm的CMOS工艺进行设计,并用HSpice仿真器对电路进行了仿真,得到了电源电压为±4 V,以及线性电压输入范围为±4 V时,非线性误差小于1.0%,乘法运算误差小于0.3%,x输入端的-3 dB带宽为470 MHz,y输入端的-3 dB带宽为4.20 GHz的良好结果,整个乘法器电路的功耗为2.82 mW。A Gilbert cell multiplier with wide input range has been designed based on TSMC 0.35μm COMS techniques. The input range is expended by adding active attenuator and voltage transfer circuit into the input port of multiplier±4 V）. The simulation results with HSpice show that nonlinearity error and computation error are less than 1.0 percent 0.3 percent respectively over ± 4 V input range with ±4 V supply voltages, -3 dB bandwidths are 470 MHz for X input port and 4.20 GHz for Y input port respectively. The power consumption of this four - quadrant analog muhiplier is 2.82 mW.

关 键 词：CMOS模拟乘法器 GILBERT单元 有源衰减器 宽输入范围 

分 类 号：TN929.11[电子电信—通信与信息系统]