CMOS数字电路低功耗的层次化设计  

Design of Low Power CMOS Digital Circuits at Abstraction Levels

作　　者：高丹[1] 刘海涛[1] 

机构地区：[1]中国科学院上海微系统与信息技术研究所,上海200050

出　　处：《微电子学与计算机》2008年第1期100-103,107,共5页Microelectronics & Computer

摘　　要：随着芯片上可以集成越来越多的管子,电路规模在不断扩大,工作频率在不断提高,这直接导致芯片功耗的迅速增长,无论是从电路可靠性来看,还是从能量受限角度来讲,低功耗都已成为CMOS数字电路设计的重要内容。由于不同设计抽象层次对电路功耗的影响不同,对各有侧重的低功耗设计方法和技术进行了讨论,涉及到工艺,版图,电路,逻辑,结构,算法和系统等不同层次。在实际设计中,根据具体应用环境,综合不同层次全面考虑功耗问题,可以明显降低电路功耗。As the density, size and frequency of the chip continue to increase, power dissipation has emerged as an important design parameter in CMOS digital circuits, for the portable applications and the system reliability. This paper surveys design techniques targeting low power dissipation in CMOS digital circuits at various levels of abstraction, including process, layout, circuit, logic, architectural, algorithmic and system. Actually power dissipation can be reduced obviously with some different techniques together.

关 键 词：低功耗 CMOS 抽象层次 

分 类 号：TN432[电子电信—微电子学与固体电子学]